Cadence 智能系统设计战略
助力实现 SoC 卓越设计
为HPC芯片开发提供全系列解决方案作为EDA行业领导者，Cadence 致力于提供软件、硬件和 IP 产品，助力电子设计概念成为现实，
向超大规模计算、5G 通讯、汽车、移动、航空、消费电子、工业和医疗等最具活力的应用市场交付从芯片、电路板到完整系统的卓越电子产品。
处理越是复杂的计算任务，对芯片等基础硬件的计算能力、计算速度、数据存储和带宽等方面的要求就越高，
而在摩尔定律被重构的当下，如何解决构建下一代超级计算机面临的性能、延迟、功耗及安全性问题，成为了行业关注的重点。
高性能计算现已迈入百亿亿次时代，HPC芯片的战场再次吹响号角。
机器学习
Machine Learning
云计算
Cloud Computing
智慧医疗
Smart Medicine
智能家居
Smart Home
智能汽车
Intelligent Cars
针对HPC芯片开发/验证的不同领域，Cadence 可提供以下解决方案：
提供更快的仿真速度
智能化验证平台
分析和解决系统性能瓶颈
容纳更大的设计容量
低延迟的IP解决方案
满足低功耗需求
提高软件开发效率
安全性
架构认证
先进的封装技术
随着芯片门数的快速增长，怎样在限定的项目时间内完成验证工作变得越发迫切。Cadence不仅持续提升仿真器的仿真速度，也提供了有效的技术来提升仿真的产出。其中包含运用Machine Learning的回归技术， 多核仿真技术。
Debug时间很容易成为项目进度的瓶颈，如何能提升debug的效率是现代验证工作的核心问题。Cadence针对客户的需求，推出Cadence®Verisium™Artificial Intelligence（AI）-Driven Verification Platform，整套应用通过大数据和 JedAI Platform 来优化验证负荷、提高覆盖率并加速 bug 溯源。
系统性能分析(SPA-System Performance Analyzer) 专注于识别典型片上系统 (SoC) 的内存子系统、 互连和外围设备中的性能下降原因，同时管理和监控系统内各种启动器的相互冲突的性能目标。它在SPA Database中收集和记录Transaction，然后SPA通过一整套丰富的性能分析通过视图来展现其性能是否符合SOC系统的目标和要求。它们可以在Simulation和Emulation的环境中展现出来 。
Cadence 硬件仿真平台和原型验证系统提供全面的 IP/SoC 设计验证、系统确认、硬件和软件回归以及早期软件开发。
它们由双动力系统无缝集成，包括：针对快速可预测的硬件调试而优化的Cadence® Palladium™ Z2企业级硬件仿真系统，以及面向高性能数十亿门软件验证而优化的Cadence Protium™ X2企业级原型验证系统。
Cadence UCIe PHY 是一种高带宽、低功耗和低延迟的Die to Die解决方案，可实现高性能计算、AI/ML、5G、汽车和网络应用的多裸片系统封装集成。 UCIe 物理层包括链路初始化、训练、电源管理状态、通道映射、通道反转和加扰。 UCIe 控制器包括Die to Die适配器层和协议层。 适配器层通过链路状态管理以及协议和 flit 格式的参数协商来确保可靠传输。 UCIe 架构支持多种标准协议，例如 PCIe、CXL 和流原始模式。
Joules RTL功耗估计可以让用户在在RTL设计阶段就尽早开展功耗评估，精准度可以控制在sign-off power的15%以内，并且能够和Palladium的动态功耗分析（DPA）方案结合，快速检测峰值功耗。针对7nm以下的工艺，Cadence推出了Xcelium Power Playback (PPB) App， 通过 Palladium DPA 捕获数十亿规模SoC 设计的门级网表波形，进行时序反标后在 Xcelium 上进行大规模并行回放，以达到毛刺精确的功耗估计。
Cadence 与 通过与Arm 合作，使用PalladiumZ2 和 Perspec System Verifier 的合规套件，使高性能计算 (HPC) 客户能够通过 Arm 服务器基础系统架构 (SBSA) 执行裸机硅前验证合规性测试 。 通过合作，客户现在可以在 Linux 启动前三个月对基于 Arm 的服务器片上系统 (SoC) 进行合规性测试，从而缩短芯片验证时间并降低系统集成风险。
Cadence 具备独特的优势，能够支持 3D-IC 革新，并提供所需的功能，助力实现具有成本效益的 3D-IC 设计。
能够利用仿真和原型设计以及基于小芯片的连通性 PHY IP 进行硬件和软件的共同验证和全系统的功耗分析，以实现对延迟、带宽和功耗进行功耗、性能和面积 (PPA)的优化。
提供定制模拟设计和电路板设计、集成电路 (IC) 寄生参数提取、静态时序分析 (STA) 签核，信号和电源完整性 (SI/PI)、电磁干扰 (EMI) 以及热分析的协同设计能力。
Cadence Verification的核心优势在于优异的的验证引擎和应用，提供超高的验证吞吐量和生产力。Cadence Verification 全流程产品有：
.jpg)
Cadence Integrity 3D-IC 平台介绍
Helium Virtual 和 Hybrid Studio平台助力硅前早期软件构建和并行硬件/软件协同验证
Cadence Xcelium Logic Simulator高性能软件仿真平台
Cadence 动力双剑组合(Dynamic Duo)2.0助力NVIDIA进行突破性创新
Palladium和Protium系统助力AMD从多个维度推动硬件仿真技术的发展
基于公司的智能系统设计战略，Cadence 致力于提供软件、硬件和 IP 产品，助力电子设计从概念成为现实。Cadence 的客户遍布全球，皆为最具创新能力的企业，他们向超大规模计算、5G 通讯、汽车、移动设备、航空、消费电子、工业和医疗等最具活力的应用市场交付从芯片、电路板到完整系统的卓越电子产品。Cadence 已连续八年名列美国财富杂志评选的 100 家最适合工作的公司。如需了解更多信息，请访问公司网站cadence.com。
